IBM發布0.7奈米晶片技術，3D奈米堆疊架構宣稱開啟十年算力擴展路線

半導體產業向來靠縮小電晶體尺寸換取效能，但這條路已在1奈米附近逼近物理極限。IBM在2026年6月25日宣布打破這道牆，推出全球首個sub-1奈米晶片技術，節點定在0.7奈米（7埃），並以全新電晶體架構「nanostack」作為核心突破。這不是一份白皮書，IBM表示已通過CMOS整合的超薄介電鍵合、雙通道工程能力示範，以及CMOS反相器功能驗證，確認技術在物理上可被製造且支援真實運算。

數字是這次發布的主要說服力來源。IBM聲稱新晶片在指甲大小的面積上封裝近1000億個電晶體，幾乎是2021年IBM 2奈米晶片密度的兩倍；與2奈米節點相比，可提供最高50%的效能提升，或70%的能效改善。在今年VLSI 2026會議上發表的研究還顯示，nanostack架構帶來SRAM面積縮減40%，這對需要高頻寬記憶體存取的AI工作負載尤為關鍵。IBM的路線圖宣稱這套架構至少能支撐十年後續擴展，最快五年內進入量產。

nanostack的核心設計邏輯值得說清楚。它是在現有nanosheet（也是IBM發明的）基礎上往上疊——垂直堆疊並交錯排列電晶體，透過3D序列整合塞入更多電晶體，同時允許每個堆疊層採用不同材料組合，讓個別電晶體的效能與功耗各自最佳化，不再受相鄰層拖累。換句話說，這不只是把東西縮小，而是重新定義電晶體怎麼排列與協作。IBM研究院院長Jay Gambetta的說法是「reinventing how chips are built」，這話在技術層面站得住腳。

對亞太地區的決策者，這件事的意義不在於IBM何時能量產，而在於它重新定義了AI算力基礎設施的技術天花板在哪裡。AI訓練與推理的算力需求每隔幾個月就要翻倍，業界最大的焦慮之一就是摩爾定律能撐多久。IBM這次不是宣布更快的GPU，而是在製程節點本身動刀，若nanostack能在五年內落地，意味著下一代AI加速器的晶片密度與能效將出現結構性跳升。能效提升70%這個數字，對超大規模資料中心的電力成本計算尤為敏感，台灣、南韓、日本的晶片代工與封裝供應鏈也將隨之面臨新一輪技術迭代壓力。需要留意的是，IBM目前並不直接代工商業晶片，其Albany研究設施的角色是技術驗證與授權，合作夥伴包括Lam Research、Tokyo Electron、SCREEN半導體等設備廠，正在共同開發High NA EUV製程與工具。技術從實驗室到量產仍是最難跨越的一段，五年這個時間點更多是路線承諾，而非交貨保證。